This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-191060

(#3)Date of publication of application: 25.08.1986

(51)Int.CI.

H01L 27/04

(21)Application number: 60+031829

(71)Applicant: SANYO ELECTRIC CO LTD

TOKYO SANYO ELECTRIC CO LTD

(22)Date of filing:

20.02.1985

(72)Inventor: NOZAKI TSUTOMU

YOSHII MASURAO


IIZUKA KOJI

(54) FORMATION OF RESISTOR

(57)Abstract:

PURPOSE: To decrease the number of processes to a large extent, by simultaneously implanting ions in a first resistor group and a second resistor group, omitting the separate ion implantations, and finishing an annealing process by one time.

CONSTITUTION: An insulating film 3 is formed on a semiconductor substrate 2. Then a polysilicon film 4, which is to become a first resistor group 5, is formed on the insulating film 3. Thereafter, the polysilicon film 4 and the insulating film 3 are patterned by a photoetching method. Therefore the polysilicon becomes a selective ion implantation mask. A semiconductor substrate 2 is exposed. The first resistor group 5 is isolated by the insulating film 3 and ions are implanted in the gaps in the first resistor group 5. Thus a second resistor group 6 is formed. The semiconductor substrate 2, in which ions are implanted, undergoes thermal oxidation, and a silicon oxide film 7 is formed on the surface of the semiconductor substrate 2. Therefore the silicon oxide



films 3 and 7 are formed as a unitary body on the surface of the semiconductor substrate 2. Finally, electrodes 9 are connected to parts, which are to become contact holes 8 of the first resistor group 5 and the second resistor group 6.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection Date of extinction of right

Copyright (C); 1998,2003 Japan Patent Office

個日本国特許厅(JP)

①特許出歐公開

四公開特許公報(A)

昭61-191060

⑤Int C1.⁴
H 01 1 27/04

到別記号

广内整理番号 P = 2514=5F ❸公開 昭和61年(1986)8月25日

H 01 L 27/04 R-7514-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 抵抗体形成方法

⊕特 圓.昭60-31829

色出 顧 昭60(1985)2月20日

砂発明者 野崎

群馬県邑条郡大泉町大字坂田180番地 東京三洋電機株式 会社内

白里

群馬県邑楽郡大泉町大字坂田180番地 東京三洋電機株式

会社内

群馬県邑楽郡大泉町大字坂田180番地 東京三洋電機株式

会社内

の出 國 人 三洋電機株式会社

①出 關 人 東京三洋電機株式会社

邳代 理 人 弁理士 佐野 静夫

守口市京阪本通2丁目18番地

群馬県邑楽郡大泉町大字坂田180番地

男 鎮 寮

L 発明の名称 抵抗体影感方法

2. 特許額象の類照

(1) 半導体基板に抵抗体を告受して形成する抵抗体形成方法に於て、半導体基板上に絶縁膜を形成する工程と、放発機関上にポリシリコン膜を形成する工程と、耐配半導体基板より成る第2抵抗体群を形成するために第1抵抗体群となるポリシリコン膜が選択イオン在入マスタとなるように触避する工程と、成配ポリシリコン膜と簡配半導体基板に向降にイオン在入する工程と、放半導体基板を無酸化する工程とより被ることを特徴とした抵抗体形成方法。

3. 発明の許越な説明

(イ) 産業上の利用分野

本晃明は半導体集積回域化用いられる抵抗体の 形成方法に関する。

四 従来の技術

一般に急後回路に用いられる抵抗年は特殊昭 5 9 - 1 9 1 3 6 8 号公報に示す如くシリコン基板 四の上に無限化等により形成された思い酸化腹腔上に振陽されたポリシリコン抵抗体闘を写真性題技術等を用いてパターン化し、その最無度化等で酸化原料を形成する。続いてポリシリコン抵抗体質を不納物拡散またはイオン住人により形成する。然る最無酸化処理してポリシリコン抵抗体のコンタクトのおよび拡散抵抗体のコンタクト孔のを見れる。

(4) 発明が解決しようとする問題点

上述の知言形成方法で作製された抵抗体に於て、ポリンリコン抵抗体例中へイオン注入をする場合は例記ポリンリコン抵抗体例上の厚い酸化製砂を導くするかまたは除去する工程とポリンリコン抵抗体例へイオン注入する工程とアニーリングする工程とを必要とする。また拡散抵抗体の中へイオン注入する際は薄い酸化原例を達して拡散抵抗体の関化膜を厚くする工程が必要となる。

従ってイオン注入の工程、船処理の工程、参調 の工程が多いため抵抗体のベラッキが増加し季留 りが低下する欠点を有していた。

日 問題点を解決するための手段

本発明は半導体差板(2)上に絶無膜(3)を形成する工程と、数絶無壓(3)上にポリシリコン膜(4)を形成する工程と、前配半導体系板(2)より成る第2抵抗体群(5)…(6)を形成するためにま1抵抗体群(5)…(5)となるポリシリコン膜切が選択イオン注入マスタとなるよう無関する工程と、前配ポリシリコン膜切らと無配半導体差板(2)に同時にイオン注入する工程と、数半導体差板を無限化する工程とで解決するものである。

州 作用

本発明は上述の如く半等体表を図上に絶縁膜(3) を形成する工程と、該絶景膜(3)上にポリッリコン 壁(4)を形成する工程と、無配半導体基板(3)より成 る第2抵抗体幹(6)…(6)を形成するために第1抵抗 体件(5)…(5)となるポリッリコン膜(5)が過択イオン 注入マスクとなるよう無異する工程と、自配ポリ

対により半導体基在②が集出することになる。

級いて第1回日に示す如く自記差量裏(3)により 的記第1抵抗体群(5)…(5)と分離しかつ商記第1抵 抗体部(5)…(5)の間(商記意出した半等件基報(3)) にイオン注入することで第2抵抗体群(6)…(6)が形 取されることになる。ここでは面記第1抵抗体群 (5)…(5)と前記第2抵抗体群(6)…(6)にイオン注入を 同時に行い、所定の打ち込みエネルギー、打ち込 み量等を退足することで所定の抵抗値が形成できる。

更に第1回附に示す如くイオン在入した半導体 基础(2)を熱限化処理し前配半導体基板(3)表面に酸 化シリコン級(7)を形成する。使って半導体基板(2) の表面に悪化シリコン(3)(7)が一体化されて形成される。

最後に第1図いに示す如く第1抵抗体群切…(5) および第2抵抗体群(6)…(6)のコンタクト孔(8)となるべき所定箇所に写真動憲法等で開孔し転振りを相互扱級する。ただしことでの電低の経過法は一 突旋例であり他の方法でも見い。 シリコン製(5)と南記半導体基板(2)に同時にイオン 住入する工程と、数半導体基板を熱硬化する工程 により、イオン住入を第1抵抗体件(5)…(6)と第2 抵抗体群(6)…(6)に別々にする必要がなくなり、そ の後のアニーリング工程も1回ですむことになる。 その結果工程数が減少し抵抗体の抵抗値のペラフ 中が減少する。

H 突放何 ...

以下に本発明に属する抵抗体形成方法の一実施 例を募1圏(ハート)を参照しながら説明する。

第1図(7)に示す如く一導電器の半導体器板(2)を 用意し、飲配半導体器板(2)上に無限化等で酸化シリコン等の絶象限(3)を形成する。

次に割1図回に示す如く前記急無数(3)上に C ▼ D 法等で第1抵抗体群(5)…(5)となるポリシリコン 数(4)を形成する。

次に第1型付に示す如く資配CVD法等で形成したポリシリコン族(4)と前記絶数数(3)とを写真数 対法でパターン化する。使って前記ポリシリコン が選択イオン住入マスクとなりまた前述の写真像

上述の観明からも明らかな如く不発明の特徴と する所は第1回付と第1回臼の工程にある。前記 半導体基板(2)より成る第2抵抗体群(6)…(6)を形成 するために割1抵抗体群(5)…(5)となるポリシリコ シ膜(5)が選択イオン住入マスクとなるように触知 し、前記ポリシリコン製(5)と前配半導体基板(6)に 両時にイオン往入することでイオン注入を第1低 抗体群(5)…(5)と前2抵抗体群(6)…(6)に関々にする 必要がなくなる。更にアニーリング工程も1回で すむ。また選択イオン往入マスクがポリシリコン 度(5)であるため別途マスク形成が不要となる。ま た半導体基板(2)表面の酸化工程も1回です。

(A) 発明の効果・


本発明は以上の説明からも明らかた如く第1括 抗体群(5)…(5)と第2抵抗体群(6)…(6)に同時にイオ ン注入することで別々にイオン注入する必要が無 くなり、更にアニーリング工程も1回ですむ。ま た選別イオン注入マスクもポリンリコン裏で代用 するため別途マスク形成が不要となる。また半寒 体表板(2)表面の酸化工程も第1回間の工程だけで すむ。従って大幅に工程数を載らすことが可能と なるため抵抗値のペラッキが大幅に減少し歩留り を上昇させることが可能となる。

4. 図面の倒単な製物


第1個州~四は本発明の抵抗体形成法を示す新 面留であり、鼻2回州~別は独来の抵抗体形成法 を示す断面図である。


主な図書の説明・


(1) 过抵抗体、(2)这学等体基模、(3)过勤最膜、(4) はポリシリコン裏、(5)は第1年放体、(6)は第2年 抗体、(7)は酸化シリコン県、(8)はコンタクト孔、 (9)は電極である。




第1 ほ (イ)










第2回い









特開昭61-191060 (4)

